

2022-2023 《数字 VLSI》第一次课程作业

(一) 请画出一个实现 $Z = \overline{AE} \cdot \overline{BCD}$ 的互补CMOS逻辑门的晶体管级电路图。


(二) 假设某 40nm 工艺的参数如附后。有一个 $W_{\text{eff}}=101\text{nm}$, $L_{\text{eff}}=34.2\text{nm}$ 的 NMOS 管和一个相同尺寸的 PMOS 管, $V_{\text{GS}}=1.1\text{V}$, $V_{\text{DS}}=1.1\text{V}$, $V_{\text{SB}}=0\text{V}$ (PMOS 管对应的电压值为相反数)。请按照非简化模型分别计算这两个晶体管的饱和电压 V_{DSat} 和饱和电流 I_{DSat} 。根据一阶长沟器件模型, PMOS 管的饱和电流和 NMOS 管的饱和电流之比应接近 $\mu_p: \mu_n \approx 1:2.90$, 比较本题计算得到 PMOS 管的饱和电流和 NMOS 管的饱和电流之比和 $\mu_p: \mu_n$ 之比, 根据计算过程说明造成明显偏差的原因。

(已知:

$$v_{\text{satn}}=1.09 \times 10^5 \text{m/s}, \mu_n=0.0259 \text{m}^2/\text{V} \cdot \text{s}, V_{\text{Tn}}=0.343\text{V},$$

$$v_{\text{satp}}=1.47 \times 10^5 \text{m/s}, \mu_p=0.00896 \text{m}^2/\text{V} \cdot \text{s}, V_{\text{Tp}}=-0.366\text{V}, \text{氧化层厚度 } t_{\text{ox}}=2.37 \times 10^{-9} \text{m},)$$

(三) 如图所示电路, 已知 M1 的 $V_{\text{T0}}=0.43\text{V}$, $V_{\text{DSAT}}=0.63\text{V}$, $k'=115 \times 10^{-6} \text{A/V}^2$, 沟道尺寸如图所示, 单位沟道宽度的覆盖电容 $C_{\text{gso}}=C_{\text{gdo}}=0.31 \text{fF}/\mu\text{m}$, 单位面积的氧化层电容 $C_{\text{ox}}=6 \text{fF}/\mu\text{m}^2$ 。



- 1) 请计算 (忽略体效应和沟道长度调制效应): $V_{\text{in}} = 2.5 \text{V}$ 时 V_{out} 的稳态电压(记为 V_{ol}) 是多少? M1 管处在什么工作区?
- 2) 如果 V_{in} 从 0V 上升到 2.5V , 而 V_{out} 的初始电压等于 2.5V , 那么从 In 端变化开始到 V_{out} 达到稳态这个过程中由 In 端注入的总净电荷量等于多少?